Prof. Dr. Holger Karl

CPU & Risk-V Instruktionssatz


Date: 2021-12-06
Dur: 01:23:06

Der Prozessor als Interpreter


Date: 2021-11-29
Dur: 01:28:22

Eingabe und Ausgabe


Date: 2021-11-22
Dur: 01:30:30

Register-Transfer-Ebene


Date: 2021-11-17
Dur: 01:29:01

Automaten & Register-Transfer-Ebene


Date: 2021-11-15
Dur: 01:29:48

Sequentielle Logik & Automaten


Date: 2021-11-10
Dur: 01:25:27

Schaltnetze & Sequentielle Logik


Date: 2021-11-08
Dur: 01:33:12

Schaltnetze


Date: 2021-11-03
Dur: 01:29:18

Grundbegriffe & Schaltnetze


Date: 2021-11-01
Dur: 01:27:07

Grundbegriffe


Date: 2021-10-27
Dur: 01:21:27

Überblick GDS & Grundbegriffe


Date: 2021-10-26
Dur: 01:31:41

Einführung und Organisatorisches


Date: 2021-10-25
Dur: 01:26:34